Stages di Ambiente in Penang, Malesia
Azienda non indicata | Penang | Stage, Ambiente, Inglese
“Oferta de prácticas en modelado conductual para circuitos analógicos usando HDL (System Verilog). Requisitos: estudiante de Ingeniería Eléctrica/Electrónica, conocimientos en HDL (System Verilog, VHDL, Verilog), inglés fluido y CGPA mínimo 3.0. En (COMPANY NAME), empresa líder en semiconductores para energía verde y movilidad.”
it 
Italiano
English
Español
Français
Deutsch